# TSMC: avanço em chips sub-1 nm com transistor 2D > A TSMC demonstrou um transistor 2D de dissulfeto de molibdênio (MoS₂) com engenharia de superfície que reduz resistência elétrica e melhora o controle de corrente. O avanço viabiliza a produção de chips sub-1 nm, aumentando desempenho e eficiência energética em futuros dispositivos semicondutores. A técnica supera limitações físicas de materiais tradicionais, posicionando a TSMC na vanguarda da miniaturização. *Duke Chargista · Hardware Gamer · 10 de agosto de 2026 · Bianca Vasconcelos* A TSMC demonstrou um transistor 2D de MoS₂ com engenharia de superfície que reduz resistência e melhora o controle de corrente. O avanço pode abrir caminho para chips sub-1 nm, com impacto direto em desempenho e eficiência energética de futuros dispositivos. ## Avanço da TSMC pode viabilizar chips sub-1 nm A TSMC, maior fabricante de semicondutores do mundo, acaba de demonstrar um transistor 2D de dissulfeto de molibdênio (MoS₂) com uma técnica de engenharia de superfície. A descoberta reduz a resistência elétrica e melhora o controle de corrente em chips sub-3 nm, abrindo caminho para a próxima geração de processadores, incluindo os sub-1 nm. Se você acompanha o mercado de tecnologia, sabe que a miniaturização de transistores é o motor de toda inovação. Quanto menor o chip, mais rápido e eficiente ele fica. Mas chegar abaixo de 1 nanômetro é um desafio físico que parecia intransponível. Agora, a TSMC demonstrou um caminho viável. ## O que é o transistor 2D de MoS₂? O dissulfeto de molibdênio, ou MoS₂, é um material bidimensional da família dos dicalcogenetos de metais de transição. Diferente do silício tradicional, que forma estruturas tridimensionais, o MoS₂ pode ser reduzido a uma camada atômica de espessura, com apenas alguns átomos. Isso o torna um candidato natural para substituir o silício em escalas extremamente pequenas. A TSMC aplicou uma engenharia de superfície nesse material. O resultado: redução da resistência elétrica e melhor controle da corrente que atravessa o transistor. Em chips sub-3 nm, onde o silício encontra seus limites físicos, essa melhoria é decisiva. ## Por que a redução de resistência importa? A resistência elétrica é o atrito que os elétrons enfrentam ao se moverem por um material. Em transistores minúsculos, esse atrito gera calor e desperdício de energia. Quanto menor o componente, maior o problema. Ao reduzir a resistência no MoS₂, a TSMC consegue que mais corrente flua com menos perda. Isso significa transistores mais rápidos, que ligam e desligam com mais eficiência, e chips que esquentam menos. Para o consumidor final, o impacto será sentido em dispositivos mais rápidos, com bateria que dura mais e menor necessidade de refrigeração. ## O controle de corrente: a chave para escalar Manter o controle preciso da corrente elétrica é o que define se um transistor funciona como uma porta lógica confiável. Em escalas sub-3 nm, o vazamento de corrente, quando elétrons escapam pelo canal, se torna um problema crítico. A engenharia de superfície da TSMC melhora exatamente esse aspecto. Com melhor controle de corrente, o transistor consegue manter estados ligado e desligado bem definidos, mesmo em dimensões atômicas. Isso é pré-requisito para qualquer chip que aspire a escalar abaixo de 1 nm. ## O caminho para chips sub-1 nm A demonstração da TSMC não é um produto final, mas um marco de pesquisa. Ela prova que a barreira física do silício pode ser contornada com materiais 2D e técnicas de superfície. O próximo passo é integrar esses transistores em processos de fabricação comerciais, algo que deve levar anos. Mas o sinal é claro: a indústria de semicondutores não está perto de esgotar sua capacidade de evolução. A Lei de Moore, que prevê a duplicação de transistores a cada dois anos, ganha um novo fôlego. ## O que isso significa para o consumidor? Para quem compra smartphones, notebooks e consoles, a evolução dos chips se traduz em ganhos perceptíveis. Processadores baseados nessa tecnologia poderiam oferecer: - Mais desempenho por watt: a redução de resistência significa que o mesmo consumo de energia produz mais trabalho computacional. - Bateria mais duradoura: com menos perda por calor, dispositivos portáteis podem operar por mais tempo. - Dispositivos mais finos: chips menores permitem designs mais compactos, com mais espaço para baterias ou componentes adicionais. - Novas capacidades: a eficiência extra pode habilitar recursos que hoje são inviáveis, como inteligência artificial mais avançada em dispositivos locais. ## O desafio da fabricação em escala Produzir transistores de MoS₂ em escala comercial é um obstáculo considerável. A fabricação de materiais 2D em wafers de silício exige controle de pureza e uniformidade em nível atômico. Qualquer impureza pode comprometer o desempenho do transistor. A TSMC, com sua experiência em litografia e processos avançados, está em posição privilegiada para superar esse desafio. Mas a transição do laboratório para a fábrica deve levar anos, com custos de pesquisa e desenvolvimento altos. ## Contexto da indústria de semicondutores A corrida pelos chips sub-1 nm não é exclusividade da TSMC. Outras empresas do setor, como Samsung e Intel, também investem em materiais 2D e arquiteturas alternativas. Mas a demonstração da TSMC é um dos avanços mais concretos até agora. A taiwanesa já lidera a fabricação de chips de 3 nm e 5 nm, usados em processadores de ponta. Com essa nova técnica, ela reforça sua posição na vanguarda da miniaturização. ## Quando veremos chips sub-1 nm? Especialistas do setor estimam que chips sub-1 nm podem chegar ao mercado na próxima década, mas não há data confirmada. A demonstração da TSMC é um passo inicial, não um produto finalizado. O que é certo: a física não é mais o limite. A engenharia de superfície mostrou que é possível contornar as barreiras dos materiais tradicionais. O próximo capítulo da computação está sendo escrito agora, em laboratórios como o da TSMC. ## Perguntas Frequentes ### O que é um transistor 2D? É um transistor feito de material com espessura de poucos átomos, como o dissulfeto de molibdênio. Isso permite reduzir o tamanho dos componentes para escalas sub-3 nm, mantendo o controle de corrente. ### Por que o silício não serve para chips sub-1 nm? Em escalas tão pequenas, o silício perde eficiência por causa do aumento de resistência e do vazamento de corrente. Materiais 2D como o MoS₂ oferecem uma alternativa para contornar esses limites. ### O que é engenharia de superfície? É uma técnica que modifica a camada externa do material para melhorar suas propriedades. No caso da TSMC, ela reduziu a resistência e melhorou o controle de corrente no transistor de MoS₂. ### Quando os chips sub-1 nm estarão disponíveis? Ainda não há data confirmada. A demonstração da TSMC é um avanço de pesquisa, e a fabricação comercial deve levar anos. ### O que significa sub-3 nm? Refere-se à escala de fabricação dos transistores, onde a distância entre os componentes é menor que 3 nanômetros. Um nanômetro é um bilionésimo de metro. --- Fonte (canonical): https://dukechargista.com.br/hardware-gamer/avanco-revolucionario-tsmc-faz-descoberta-pode-abrir-caminho-chips-sub-1-nm/